El 10 de septiembre de 2026, Positron AI anunció la recaudación de 875 millones de dólares en una ronda Series C/C-1 con una valoración post-dinero de 5 mil millones de dólares. La empresa de Reno desarrolla chips y sistemas para inferencia que, en lugar de la habitual memoria de alto rendimiento HBM, utilizan la LPDDR5X convencional de los teléfonos inteligentes.
La tesis técnica clave de Positron es que los aceleradores tradicionales utilizan menos del 30 % del ancho de banda de la HBM, mientras que su arquitectura permite aprovechar más del 90 % del ancho de banda de la LPDDR5X. Esto, según afirma la empresa, compensa la diferencia en el rendimiento máximo y reduce la dependencia de las escasas cadenas de suministro de HBM y del empaquetado avanzado CoWoS.
El próximo chip Asimov está previsto que se lance en TSMC N3P a finales de 2026, con producción en la segunda mitad de 2027. Cada chip podrá albergar desde 288 GB hasta 2,3 TB de LPDDR5X. El sistema Titan combinará de cuatro a ocho de estos chips y está orientado a modelos de más de 16 billones de parámetros con un contexto de más de 10 millones de tokens en un solo nodo. Ya hay más de 50 racks de la primera plataforma Atlas desplegados en Oracle Cloud Infrastructure.
Arquitectónicamente, Positron apuesta por una matriz sistólica con memoria estrechamente integrada, lo que permite minimizar el movimiento de datos. A diferencia de las GPU clásicas, donde la memoria y el cálculo están separados, aquí el énfasis se desplaza hacia la capacidad y la utilización real del ancho de banda. Este enfoque es especialmente relevante para modelos grandes y de contexto largo, donde el cuello de botella suele estar precisamente en la memoria, y no en los FLOPS máximos.
Metodológicamente, las declaraciones de Positron se basan por ahora en mediciones internas y comparaciones con los indicadores típicos de los sistemas HBM. Todavía no existen benchmarks independientes ni descripciones detalladas de los protocolos de prueba en fuentes abiertas. La empresa subraya las ventajas en cuanto a tokens por dólar y por vatio; sin embargo, sin pruebas públicas de terceros, es difícil evaluar el aumento real en cargas de trabajo reales.
En el panorama de los chips de inferencia, Positron se contrapone a las soluciones dominantes de Nvidia y AMD, que están estrechamente vinculadas a la HBM. Paralelamente, otras startups e hiperescaladores experimentan con enfoques alternativos, desde interconexiones ópticas hasta ASIC personalizados. La elección de LPDDR5X acerca a Positron a las ideas de algunos desarrolladores chinos que buscan eludir las restricciones de sanciones sobre la memoria avanzada, pero en este caso, el énfasis se pone en la utilización y el coste, y no solo en la disponibilidad.
Si la arquitectura realmente logra la utilización del ancho de banda declarada, esto podría reducir significativamente el TCO de la inferencia para modelos ultragrandes y contextos largos. Surgirá la posibilidad de escalar clústeres más rápidamente sin luchar por volúmenes limitados de HBM y CoWoS. Al mismo tiempo, el éxito depende de cuán eficazmente el software y el compilador puedan cargar la matriz sistólica en escenarios reales.
Queda abierta la cuestión de si las pruebas independientes confirmarán las ventajas de Positron tras el tape-out de Asimov y cómo se comportará el sistema al escalar a miles de nodos. Las próximas publicaciones interesantes en este campo probablemente compararán la eficiencia energética real y la latencia de Titan con las soluciones HBM actuales en modelos idénticos.
Positron demuestra que replantear las prioridades (capacidad y utilización de la memoria en lugar del ancho de banda máximo) puede convertirse en una alternativa real en la carrera del hardware de inferencia.
