Em 10 de setembro de 2026, a Positron AI anunciou a captação de 875 milhões de dólares numa rodada Series C/C-1 com uma avaliação pós-dinheiro de 5 bilhões de dólares. A empresa de Reno desenvolve chips e sistemas para inferência que, em vez da habitual memória de alto desempenho HBM, utilizam a LPDDR5X convencional de smartphones.
A principal tese técnica da Positron é que os aceleradores tradicionais utilizam menos de 30 % da largura de banda da HBM, enquanto a sua arquitetura permite aproveitar mais de 90 % da largura de banda da LPDDR5X. Isso, segundo a empresa, compensa a diferença no desempenho de pico e reduz a dependência de cadeias de suprimentos escassas de HBM e do empacotamento avançado CoWoS.
O próximo chip Asimov está previsto ser lançado na TSMC N3P no final de 2026, com produção no segundo semestre de 2027. Cada die poderá conter entre 288 GB e 2,3 TB de LPDDR5X. O sistema Titan unirá de quatro a oito desses chips e visa modelos com mais de 16 trilhões de parâmetros com um contexto superior a 10 milhões de tokens num único nó. Já existem mais de 50 racks da primeira plataforma Atlas implementados na Oracle Cloud Infrastructure.
Arquiteturalmente, a Positron aposta numa matriz sistólica com memória estreitamente integrada, o que permite minimizar a movimentação de dados. Ao contrário das GPUs clássicas, onde a memória e o processamento são separados, aqui o foco desloca-se para a capacidade e a utilização real da largura de banda. Tal abordagem é especialmente relevante para modelos de contexto longo e de grande porte, onde o gargalo reside frequentemente na memória, e não no FLOPS de pico.
Metodologicamente, as declarações da Positron baseiam-se, por enquanto, em medições internas e comparações com indicadores típicos de sistemas HBM. Ainda não existem benchmarks independentes ou descrições detalhadas dos protocolos de teste em fontes abertas. A empresa destaca as vantagens em termos de tokens por dólar e por watt, contudo, sem testes públicos de terceiros, é difícil avaliar o ganho real em cargas de trabalho reais.
No cenário dos chips de inferência, a Positron posiciona-se contra as soluções dominantes da Nvidia e da AMD, que estão fortemente ligadas à HBM. Paralelamente, outras startups e hiperescaladores experimentam abordagens alternativas — desde interconexões óticas até ASICs personalizados. A escolha da LPDDR5X aproxima a Positron das ideias de alguns desenvolvedores chineses que procuram contornar as restrições de sanções sobre memórias avançadas, mas, neste caso, a ênfase é colocada na utilização e no custo, e não apenas na disponibilidade.
Se a arquitetura realmente proporcionar a utilização de largura de banda declarada, isso poderá reduzir significativamente o TCO da inferência para modelos ultragrandes e contextos longos. Surgirá a possibilidade de escalar clusters mais rapidamente sem a disputa por volumes limitados de HBM e CoWoS. Ao mesmo tempo, o sucesso depende da eficácia com que o software e o compilador conseguirão carregar a matriz sistólica em cenários reais.
Permanece em aberto a questão de se os testes independentes confirmarão as vantagens da Positron após o tape-out do Asimov e como o sistema se comportará ao ser escalado para milhares de nós. As próximas publicações interessantes nesta área provavelmente compararão a eficiência energética real e a latência do Titan com as soluções HBM atuais em modelos idênticos.
A Positron demonstra que a reavaliação das prioridades — capacidade e utilização da memória em vez da largura de banda de pico — pode tornar-se uma alternativa real na corrida pelo hardware de inferência.
