10月2026年、Positron AIはシリーズC/C-1ラウンドで875百万ドルを調達し、ポストマネー評価額は5十億ドルに達したと発表した。リノの企業は、従来の高性能メモリHBMの代わりにスマートフォン用の通常のLPDDR5Xを使用する推論用チップとシステムを開発している。
Positronの主要な技術的論点は、従来のアクセラレータがHBMの帯域幅の30％未満しか活用していないのに対し、同社のアーキテクチャはLPDDR5Xの帯域幅の90％以上を活用できるという点にある。これにより、同社の主張によれば、ピーク性能の差が補われ、不足しがちなHBMのサプライチェーンと高度なパッケージングCoWoSへの依存が軽減される。
次世代チップAsimovは2026年末にTSMC N3Pで投入される予定で、製造は2027年後半となる。各ダイは288GBから2,3TBのLPDDR5Xを搭載できる。システムTitanはこうしたチップを四つから八つ統合し、単一ノードで16兆パラメータ超のモデルと10百万トークン超のコンテキストを対象とする。すでに第一世代プラットフォームAtlasの50ラック以上がOracle Cloud Infrastructureに展開されている。
アーキテクチャ面でPositronは、密接に統合されたメモリを備えたシストリックアレイに賭けており、これによりデータ移動を最小化できる。メモリと演算が分離された従来のGPUとは異なり、ここでは容量と帯域幅の実効利用率に重点が移る。このアプローチは、ボトルネックがピークFLOPSではなくメモリにあることが多い長コンテキストや大規模モデルにとって特に有効である。
方法論的には、Positronの主張は今のところ社内測定とHBMシステムの典型的な指標との比較に依拠している。独立したベンチマークやテストプロトコルの詳細な記述は、公開情報源にはまだ存在しない。同社はトークンあたりのドルとワットあたりの優位性を強調しているが、公開された第三者テストがなければ、実際のワークロードにおける真の向上を評価するのは難しい。
推論チップの状況において、PositronはHBMに密接に依存するNvidiaとAMDの支配的なソリューションに対抗している。並行して、他のスタートアップやハイパースケーラーは、光インターコネクトからカスタムASICまで、代替アプローチを実験している。LPDDR5Xの選択は、先端メモリに対する制裁上の制限を回避しようとする一部の中国の開発者のアイデアとPositronを近づけるが、この場合は単なる入手可能性だけでなく、利用率とコストに重点が置かれている。
もしアーキテクチャが本当に主張どおりの帯域幅利用率を実現すれば、超大規模モデルと長いコンテキストに対する推論のTCOを大幅に削減できる可能性がある。限られたHBMとCoWoSの量を争うことなく、クラスターをより迅速に拡張できるようになるだろう。同時に、成功はソフトウェアとコンパイラが実際のシナリオでsystolic arrayをどれだけ効率的にロードできるかにかかっている。
Asimovのテープアウト後に独立したテストがPositronの優位性を確認するかどうか、また数千ノードへのスケーリング時にシステムがどう振る舞うかは、未解決の問いとして残っている。この分野における次に興味深い出版物は、おそらくTitanの実際のエネルギー効率とレイテンシを、同一モデル上の最新のHBMソリューションと比較するものになるだろう。
Positronは、優先順位の再考、すなわちピークスループットではなくメモリ容量と利用率が、推論ハードウェア競争における現実的な代替案になり得ることを示している。
