10 月 2026 日，Positron AI 宣布在 C/C-1 輪融資中籌得 875 百萬美元，投後估值達 5 十億美元。這家來自雷諾的公司正在開發用於推論的晶片與系統，它們不使用慣常的高頻寬記憶體 HBM，而是採用智慧型手機中的普通 LPDDR5X。
Positron 的核心技術論點在於，傳統加速器僅使用不到 30 % 的 HBM 頻寬，而他們的架構則能調動超過 90 % 的 LPDDR5X 頻寬。據該公司稱，這彌補了峰值效能的差距，並降低了對 HBM 與先進 CoWoS 封裝這些短缺供應鏈的依賴。
下一款晶片 Asimov 計畫於 2026 年底在 TSMC N3P 製程上推出，並於 2027 年下半年量產。每個晶粒可承載從 288 GB 到 2,3 TB 的 LPDDR5X。Titan 系統將整合四到八個此類晶片，目標是支援超過 16 兆參數的模型，並在單一節點中提供超過 10 百萬 token 的上下文。目前，已有超過 50 個第一代 Atlas 平台的機架部署在 Oracle Cloud Infrastructure 中。
在架構上，Positron 押注於與記憶體緊密整合的脈動陣列，這能將資料移動降至最低。與記憶體和運算分離的經典 GPU 不同，這裡的重點轉向容量與頻寬的實際利用率。這種方法對長上下文與大型模型尤其重要，因為其瓶頸往往正是記憶體，而非峰值 FLOPS。
在方法論上，Positron 的聲明目前仍建立於內部測量以及與 HBM 系統典型指標的比較之上。公開來源中目前尚無獨立基準測試或測試協定的詳細描述。該公司強調其在每美元與每瓦 token 數上的優勢，然而若無公開的第三方測試，便難以評估在真實工作負載中的實際增益。
在推論晶片的版圖中，Positron 將自身與牢牢綁定於 HBM 的 Nvidia 和 AMD 主流解決方案相對立。與此同時，其他新創公司與超大規模雲端業者也在嘗試替代方案——從光學互連到客製化 ASIC。選擇 LPDDR5X 使 Positron 與某些中國開發者試圖繞過先進記憶體制裁限制的思路相近，但在本例中，重點放在利用率與成本上，而不僅是可得性。
若該架構真能提供所宣稱的頻寬利用率，這可能大幅降低超大模型與長上下文的推論總持有成本。屆時便有可能更快地擴展叢集，而無須爭奪有限的 HBM 與 CoWoS 產能。與此同時，成功與否取決於軟體與編譯器在真實場景中能多有效地驅動脈動陣列。
獨立測試能否在 Asimov 完成流片後證實 Positron 的優勢，以及該系統在擴展至數千個節點時會如何表現，這些問題仍懸而未決。此領域接下來值得關注的發表，很可能會將 Titan 的實際能源效率與延遲，與當前 HBM 解決方案在相同模型上的表現進行比較。
Positron 表明，重新思考優先順序——以記憶體容量與利用率取代峰值頻寬——可能成為推論硬體競賽中真正的替代方案。
