10 вересня 2026 року Positron AI оголосила про залучення 875 млн доларів у раунді Series C/C-1 за пост-грошової оцінки в 5 млрд доларів. Компанія з Ріно розробляє чипи та системи для інференсу, які замість звичної високопродуктивної пам'яті HBM використовують звичайну LPDDR5X зі смартфонів.
Ключова технічна теза Positron полягає в тому, що традиційні прискорювачі використовують менше 30 % пропускної здатності HBM, тоді як їхня архітектура дозволяє задіяти понад 90 % пропускної здатності LPDDR5X. Це, за твердженням компанії, компенсує різницю в піковій продуктивності та знижує залежність від дефіцитних ланцюгів постачання HBM і передового пакування CoWoS.
Наступний чип Asimov планується вивести на TSMC N3P наприкінці 2026 року з виробництвом у другій половині 2027-го. Кожен кристал зможе нести від 288 ГБ до 2,3 ТБ LPDDR5X. Система Titan об'єднає чотири-вісім таких чипів і націлена на моделі понад 16 трлн параметрів з контекстом понад 10 млн токенів в одному вузлі. Уже зараз понад 50 стійок першої платформи Atlas розгорнуто в Oracle Cloud Infrastructure.
Архітектурно Positron робить ставку на systolic array з тісно інтегрованою пам'яттю, що дозволяє мінімізувати переміщення даних. На відміну від класичних GPU, де пам'ять і обчислення розділені, тут акцент зміщується на ємність і реальну утилізацію пропускної здатності. Такий підхід особливо актуальний для довгоконтекстних і великих моделей, де вузьким місцем часто є саме пам'ять, а не піковий FLOPS.
Методологічно заяви Positron поки що спираються на внутрішні вимірювання та порівняння з типовими показниками HBM-систем. Незалежних бенчмарків або детальних описів протоколів тестування у відкритих джерелах поки немає. Компанія підкреслює переваги за токенами на долар і на ват, однак без публічних незалежних тестів важко оцінити реальний приріст у реальних робочих навантаженнях.
У ландшафті інференс-чипів Positron протиставляє себе домінуючим рішенням Nvidia і AMD, які щільно зав'язані на HBM. Паралельно інші стартапи та гіперскейлери експериментують з альтернативними підходами — від оптичних з'єднань до замовних ASIC. Вибір LPDDR5X зближує Positron з ідеями деяких китайських розробників, які прагнуть обійти санкційні обмеження на передову пам'ять, але в цьому випадку акцент зроблено на утилізації та вартості, а не лише на доступності.
Якщо архітектура справді забезпечить заявлену утилізацію пропускної здатності, це може суттєво знизити TCO інференсу для надвеликих моделей і довгих контекстів. З'явиться можливість швидше масштабувати кластери без боротьби за обмежені обсяги HBM і CoWoS. Водночас успіх залежить від того, наскільки ефективно ПО і компілятор зможуть завантажувати systolic array у реальних сценаріях.
Залишається відкритим питання, чи підтвердять незалежні тести переваги Positron після tape-out Asimov і як поводитиметься система при масштабуванні до тисяч вузлів. Наступні цікаві публікації в цій галузі, ймовірно, порівнюватимуть реальну енергоефективність і затримку Titan з актуальними HBM-рішеннями на ідентичних моделях.
Positron показує, що переосмислення пріоритетів — ємність і утилізація пам'яті замість пікової пропускної здатності — може стати реальною альтернативою в гонці інференс-обладнання.
