Ngày 10 tháng 9 năm 2026, Positron AI công bố đã huy động được 875 triệu đô la trong vòng gọi vốn Series C/C-1 với mức định giá sau gọi vốn là 5 tỷ đô la. Công ty có trụ sở tại Reno đang phát triển các chip và hệ thống dành cho suy luận, thay vì dùng bộ nhớ hiệu năng cao HBM quen thuộc thì lại sử dụng LPDDR5X thông thường từ điện thoại thông minh.
Luận điểm kỹ thuật then chốt của Positron là các bộ tăng tốc truyền thống chỉ sử dụng dưới 30 % băng thông của HBM, trong khi kiến trúc của họ cho phép tận dụng hơn 90 % băng thông của LPDDR5X. Theo công ty, điều này bù đắp cho sự khác biệt về hiệu năng đỉnh và giảm sự phụ thuộc vào các chuỗi cung ứng khan hiếm của HBM cũng như đóng gói tiên tiến CoWoS.
Chip Asimov tiếp theo dự kiến sẽ được đưa lên tiến trình TSMC N3P vào cuối năm 2026 với sản xuất trong nửa sau năm 2027. Mỗi die sẽ có thể mang từ 288 GB đến 2,3 TB LPDDR5X. Hệ thống Titan sẽ kết hợp từ bốn đến tám chip như vậy và nhắm đến các mô hình trên 16 nghìn tỷ tham số với ngữ cảnh hơn 10 triệu token trong một nút. Hiện tại đã có hơn 50 rack của nền tảng Atlas đầu tiên được triển khai trong Oracle Cloud Infrastructure.
Về mặt kiến trúc, Positron đặt cược vào mảng systolic với bộ nhớ tích hợp chặt chẽ, cho phép giảm thiểu việc di chuyển dữ liệu. Khác với các GPU cổ điển, nơi bộ nhớ và tính toán tách rời, ở đây trọng tâm chuyển sang dung lượng và mức sử dụng băng thông thực tế. Cách tiếp cận như vậy đặc biệt phù hợp với các mô hình ngữ cảnh dài và mô hình lớn, nơi nút thắt cổ chai thường nằm ở bộ nhớ chứ không phải ở FLOPS đỉnh.
Về mặt phương pháp luận, các tuyên bố của Positron hiện vẫn dựa trên các đo lường nội bộ và so sánh với các chỉ số điển hình của hệ thống HBM. Cho đến nay vẫn chưa có benchmark độc lập hay mô tả chi tiết về các giao thức kiểm thử trong các nguồn công khai. Công ty nhấn mạnh lợi thế về token trên mỗi đô la và trên mỗi watt, tuy nhiên nếu không có các bài kiểm thử third-party công khai thì rất khó đánh giá mức tăng thực tế trong workload thực tế.
Trong bối cảnh các chip inference, Positron đối lập mình với các giải pháp thống trị của Nvidia và AMD, vốn gắn chặt với HBM. Song song đó, các startup và hyperscaler khác đang thử nghiệm những hướng tiếp cận thay thế — từ interconnect quang đến custom ASIC. Việc lựa chọn LPDDR5X đưa Positron đến gần hơn với ý tưởng của một số nhà phát triển Trung Quốc đang tìm cách vượt qua các hạn chế trừng phạt đối với bộ nhớ tiên tiến, nhưng trong trường hợp này trọng tâm được đặt vào mức độ tận dụng và chi phí, chứ không chỉ ở tính sẵn có.
Nếu kiến trúc thực sự đạt được mức tận dụng bandwidth như tuyên bố, điều này có thể giảm đáng kể TCO của inference cho các mô hình siêu lớn và ngữ cảnh dài. Sẽ có khả năng mở rộng cụm nhanh hơn mà không phải tranh giành nguồn HBM và CoWoS hạn chế. Đồng thời, thành công phụ thuộc vào mức độ hiệu quả mà phần mềm và trình biên dịch có thể nạp systolic array trong các tình huống thực tế.
Câu hỏi vẫn còn bỏ ngỏ là liệu các bài kiểm thử độc lập có xác nhận được lợi thế của Positron sau tape-out Asimov hay không, và hệ thống sẽ hành xử thế nào khi mở rộng lên hàng nghìn nút. Những công bố thú vị tiếp theo trong lĩnh vực này có lẽ sẽ so sánh hiệu quả năng lượng và latency thực tế của Titan với các giải pháp HBM hiện hành trên những mô hình giống hệt nhau.
Positron cho thấy rằng việc tư duy lại các ưu tiên — dung lượng và mức tận dụng bộ nhớ thay vì băng thông đỉnh — có thể trở thành một giải pháp thay thế thực sự trong cuộc đua thiết bị inference.
